UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ DEPARTAMENTO ACADÊMICO DE ELETROTÉCNICA CURSO DE ENGENHARIA ELÉTRICA

VINICIUS ANTONIO PULGA

ESTUDO E IMPLEMENTAÇÃO DE UMA PLATAFORMA DIDÁTICA E DE PESQUISA PARA CONTROLE DIGITAL DE CONVERSORES DE TENSÃO CC-CA.

TRABALHO DE CONCLUSÃO DE CURSO

CURITIBA 2014

VINICIUS ANTONIO PULGA

ESTUDO E IMPLEMENTAÇÃO DE UMA PLATAFORMA DIDÁTICA E DE PESQUISA PARA CONTROLE DIGITAL DE CONVERSORES DE TENSÃO CC-CA.

Trabalho de Conclusão de Curso de Graduação, apresentado à disciplina de Trabalho de Conclusão de Curso 2, do Curso de Engenharia do Departamento de Eletrotécnica (DAELT) da Universidade Tecnológica Federal do Paraná (UTFPR), como requisito parcial para obtenção do título de Engenheiro Eletricista.

Orientador: Professor Me. Guilherme Luiz Moritz.

Co-orientador: Professor Dr. Roger Gules.

CURITIBA 2014

Estudo e implementação de uma plataforma didática e de pesquisa para controle digital de conversores de tensão CC-CA.

Este Trabalho de Conclusão de Curso de Graduação foi julgado e aprovado como requisito parcial para a obtenção do Título de Engenheiro Eletricista, do curso de Engenharia Elétrica do Departamento Acadêmico de Eletrotécnica (DAELT) da Universidade Tecnológica Federal do Paraná (UTFPR).

Curitiba, 07 de março de 2014.

Prof. Emerson Rigoni, Dr. Coordenador de Curso Engenharia Elétrica

Profa. Annemarlen Gehrke Castagna, Mestre Responsável pelos Trabalhos de Conclusão de Curso de Engenharia Elétrica do DAELT

ORIENTAÇÃO

BANCA EXAMINADORA

Guilherme Luiz Moritz, Mestre Universidade Tecnológica Federal do Paraná Orientador

Roger Gules, Dr. Universidade Tecnológica Federal do Paraná Co-Orientador Alceu André Badin, Dr. Universidade Tecnológica Federal do Paraná

Glauber Gomes de Oliveira Brante, Dr. Universidade Tecnológica Federal do Paraná

Roger Gules, Dr. Universidade Tecnológica Federal do Paraná

A folha de aprovação assinada encontra-se na Coordenação do Curso de Engenharia Elétrica

Aos meus pais, que são minha fonte de inspiração para superar as quedas sofridas e os obstáculos impostos na busca pela conquista dos meus objetivos.

AGRADECIMENTOS

Agradeço aos meus orientadores, professores Guilherme Moritz e Roger Gules, por toda dedicação e por sempre estarem dispostos a compartilharem seus conhecimentos, tornando possível a realização desse trabalho.

Aos amigos Gelson Palombit e Heberty Amaral, pela ajuda crucial em determinadas etapas do trabalho, sem a qual certamente não teria chegado tão longe.

Ao meu irmão Gibran, e ao meu quase irmão Diogo, com quem divido moradia, pela convivência diária harmoniosa, por tornarem o cotidiano mais prazeroso e divertido e por estarem sempre presentes.

À Aline, que esteve presente durante boa parte do desenvolvimento desse trabalho, por tornar essa caminhada menos árdua e pelo constante apoio.

A todos os amigos que contribuíram de alguma forma com esse trabalho e não estão aqui citados.

Aos meus irmãos Gibran e Gabriel.

E, principalmente, aos meus pais Lena e Cesar, por sempre me apoiarem, estarem sempre presentes quando precisei, e por tornarem tudo isso possível.

RESUMO

PULGA, Vinicius Antonio. Estudo e implementação de uma plataforma didática e de pesquisa para controle digital de conversores de tensão CC-CA. 2014. 68f. Trabalho de Conclusão de Curso (Engenharia Elétrica) – Departamento de Eletrotécnica, Universidade Tecnológica Federal do Paraná. Curitiba, 2014.

Esse trabalho apresenta o desenvolvimento de uma plataforma didática e de pesquisa para controle digital de conversores de tensão CC-CA. É apresentado um estudo teórico a respeito do tema, seguido pelo projeto da plataforma, que inclui o conversor, o filtro de saída, um circuito de aquisição de sinais e um *driver* de atuação para as chaves semicondutoras. Além disso, uma metodologia de projeto para um controle PID digital é apresentada. Com isso, um controlador projetado foi implementado e os resultados obtidos foram comparados com os das simulações computacionais realizadas. Todos os resultados são documentados, de forma que a plataforma possa servir como base para futuros estudos.

Palavras-Chave: conversores CC-CA, controle PID digital, modulação PWM senoidal.

ABSTRACT

PULGA, Vinicius Antonio. Study and implementation of a didactic and research platform for digital control of DC-AC voltage converters. 2014. 68f. Trabalho de Conclusão de Curso (Engenharia Elétrica) – Departamento de Eletrotécnica, Universidade Tecnológica Federal do Paraná. Curitiba, 2014.

This work presents the development of a didactic and research platform for digital control of DC-AC voltage converters. It is presented a theoretic study about the theme, followed by the project of the platform, which includes the converter, the output filter, the data acquisition circuit and a driver for the semiconductor switches. In addition, a project methodology for a digital PID controller is presented. With this, a projected controller was implemented and the results obtained are compared with those of the computational simulations. All the results are documented, so that the platform may serve as a base for future studies.

Keywords: DC-AC converters, digital PID control, sinusoidal PWM modulation.

LISTA DE FIGURAS

Figura 1.1 – Exemplo de Estrutura de um Inversor de Tensão
Figura 2.1 – Conversor CC-CA Monofásico em Ponte Completa21
Figura 2.2 – Etapas de Operação do Conversor em Ponte Completa com Modulação
por Largura de Pulsos Senoidal a Dois Níveis22
Figura 2.3 – Modulação PWM a Dois Níveis24
Figura 2.4 – Filtro LC Passa Baixa25
Figura 2.5 – Diagrama de Blocos de um Sistema de Controle Digital27
Figura 2.6 – Diagrama de Blocos Simplificado de um Sistema de Controle Digital27
Figura 2.7 – Diagrama de Blocos de um Controlador PID no tempo contínuo29
Figura 2.8 – Kit Microcontrolador LaunchPad Tiva C Series TM4C123G
Figura 3.1 – Diagrama de Blocos do Projeto Proposto
Figura 3.2 – Circuito Típico para o <i>Driver</i> IR210436
Figura 3.3 – Inversor de Tensão em Ponte Completa37
Figura 3.4 – Divisor de Tensão, <i>Buffer</i> e Amplificador Operacional
Figura 3.5 – Etapa de <i>Offset</i> e Inversão de Sinal38
Figura 3.6 – Filtro RC <i>Anti-Aliasing</i> 39
Figura 3.7 – Proteção de Entrada do Microcontrolador40
Figura 3.8 – Circuito Completo de Aquisição de Sinais41
Figura 3.9 – Relação dos Parâmetros $\zeta $ e $ \omega_{_n} $ com a Localização dos Pólos43
Figura 3.10 – Resposta do Sistema em Malha Fechada ao Degrau Unitário45
Figura 3.11 – Mapeamento de Pólos e Zeros do Sistema em Malha Fechada com o
Controlador Obtido46
Figura 3.12 – Resposta do Sistema em Malha Fechada ao Degrau Unitário com o
novo Controlador Obtido47
Figura 3.13 – Esquema Utilizado na Simulação do Sistema em Malha Aberta48
Figura 3.14 – Esquema de Simulação do Sistema em Malha Fechada (Parte 1)49
Figura 3.15 – Esquema de Simulação do Sistema em Malha Fechada (Parte 2)49
Figura 3.16 – Esquema de Simulação do Sistema em Malha Fechada (Parte 3)49
Figura 4.1 – Placa de Circuito Impressa Desenvolvida, Vista das Trilhas de Cobre. 50
Figura 4.2 – Protótipo da Plataforma Desenvolvida (a) sem o Microcontrolador
Acoplado; (b) com o Microcontrolador Acoplado51

Figura 4.3 – Circuito da Carga, Adaptado em uma Fonte de Computador. (a) Vista
do Interior; (b) Vista do Exterior51
Figura 4.4 – Sequência de Operações Realizadas pelo Microcontrolador52
Figura 5.1 – Resposta em Malha Aberta Obtida (a) com o Protótipo; (b) na
Simulação53
Figura 5.2 – PWMs complementares mostrando o tempo morto. (a) e (b) são a
mesma forma de onda, com escalas de tempo diferentes
Figura 5.3 – Resposta em Malha Fechada Obtida (a) com o Protótipo; (b) na
Simulação54
Figura 5.4 – Resposta Transitória ao ser Variada a Carga de 50% para 100% (a) em
Malha Aberta; (b) em Malha Fechada. Canal 1 (onda amarela): Tensão de Saída.
Canal 2 (onda roxa): Tensão nos Resistores que Entram no Sistema com o
Acionamento da Chave55
Figura 5.5 – Resposta Transitória ao ser Variada a Carga de 50% para 100% (a) em
Malha Aberta; (b) em Malha Fechada. Canal 1 (onda amarela): Tensão de Saída.
Canal 2 (onda roxa): Tensão na Bobina do Relé56
Figura 5.6 – Resposta do Sistema ao ser Variada a Tensão de Entrada, para uma
Referência de 10 V de Tensão de Pico na Saída (a) em Malha Aberta; (b) em Malha
Fechada56
Figura 5.7 – Modulação PWM a Dois Níveis, ondas obtidas na simulação57
Figura 5.8 – Modulação PWM a Dois Níveis, ondas obtidas com o protótipo57
Figura 5.9 – Sinal na saída do circuito de aquisição antes do filtro A.A. (onda inferior)
e após o filtro A.A. (onda superior)58

LISTA DE TABELAS

Tabela 3.1 – Valores Definidos para o Projeto34

LISTA DE ABREVIATURAS E SIGLAS

CC	Corrente Contínua
CA	Corrente Alternada
PID	Proporcional, Integral e Derivativo
PWM	Pulse Width Modulation (Modulação por Largura de Pulso)
IEEE	Institute of Electrical and Electronics Engineers
BJT	Bipolar Junction Transistor
MOSFET	Metal Oxide Semiconductor Field Effect Transistor
IGBT	Insulated Gate Bipolar Transistor
GTO	Gate Turn-Off Thyristor
A/D	Analógico/Digital
D/A	Digital/Analógico

LISTA DE SÍMBOLOS

E	Tensão CC de entrada
М	Índice de modulação
V_{sen}	Tensão da onda moduladora
V_{tri}	Tensão da onda portadora
$V_{o\max}$	Tensão de pico de saída
V_{oef}	Tensão efetiva de saída
V_o	Tensão instantânea de saída
$\omega_{_0}$	Frequência angular natural de oscilação
ζ	Fator de amortecimento
V_{in}	Tensão de entrada
f_0	Frequência de corte do filtro de saída
f	Frequência de chaveamento
G(s)	Função de transferência contínua da planta
G(z)	Função de transferência discreta da planta
C(z)	Função de transferência discreta do controlador
<i>V</i> ₁₈	Tensão nos pontos do circuito de aquisição
\mathcal{O}_n	Frequência natural não-amortecida
M_{p}	Sobressinal
t _s	Tempo de acomodação
S _x	Pólos no plano s
Z.	Pólos no Plano z
V	volts (Unidade de Tensão)
А	ampères (Unidade de Corrente)
W	watts (Unidade de Potência)
Ω	ohms (Unidade de Resistência)
F	farads (Unidade de Capacitância)
Н	henrys (Unidade de Indutância)

SUMÁRIO

1	INTRODUÇÃO	.15
1.1	TEMA	.15
1.1.1	Delimitação do Tema	.15
1.2	PROBLEMAS E PREMISSAS	.16
1.3	OBJETIVOS	.17
1.3.1	Objetivo Geral	.17
1.3.2	Objetivos Específicos	.17
1.4	JUSTIFICATIVA	.18
1.5	ESTRUTURA DO TRABALHO	.19
2	REVISÃO BIBLIOGRÁFICA	.20
2.1	CONVERSORES CC-CA	.20
2.2	CONVERSORES CC-CA DE TENSÃO	.20
2.2.1	Conversor CC-CA Monofásico em Ponte Completa	.21
2.2.2	Modulação por Largura de Pulso (PWM) Senoidal	.23
2.2.2.1	Modulação PWM Dois Níveis	.24
2.2.3	Filtros Passa Baixa para Saída do Inversor	.25
2.3	SISTEMAS DE CONTROLE DIGITAL	.27
2.3.1	Sistemas de Controle Digital com Realimentação	.27
2.3.2	Compensadores Digitais	.28
2.3.2.1	Controlador PID Digital	.28
2.4	KIT MICROCONTROLADOR LAUNCHPAD TIVA C SERIES TM4C123G.	.31
3	PROJETO DO INVERSOR E DO CONTROLADOR	.32
3.1	DEFINIÇÃO DOS PARÂMETROS DE PROJETO	.33
3.2	PROJETO DO FILTRO	.34
3.3	ESCOLHA DOS COMPONENTES	.35
3.4	PROJETO DO CIRCUITO DE AQUISIÇÃO DE SINAIS	.36
3.5	PROJETO DO CONTROLADOR	.41
3.6	SIMULAÇÕES	.47
4	DESENVOLVIMENTO DO PROTÓTIPO E IMPLEMENTAÇÃO	.50
5	RESULTADOS E ANÁLISES	.53
6	CONCLUSÕES	.59
REFERÉ	ÈNCIAS BIBLIOGRÁFICAS	.60

APÊNDICE A – Programa em MATLAB para o projeto do controlador	.62
APÊNDICE B – <i>Layout</i> do protótipo desenvolvido	.64
APÊNDICE C – <i>Firmware</i> de controle desenvolvido para o microcontrolador.	.65

1 INTRODUÇÃO

1.1 TEMA

Área de estudo: Sistemas de Controle. Estudo e implementação de uma plataforma didática de controle digital para conversores de tensão CC-CA.

1.1.1 Delimitação do Tema

Conversores de tensão CC-CA, usualmente conhecidos como inversores, são dispositivos que convertem uma tensão de entrada CC em uma tensão de saída CA. Esses dispositivos, que recebem o nome genérico de conversores devido a sua capacidade de atuar tanto como inversores ou retificadores (BOSE, 2001), podem apresentar, na saída, tensão constante ou variável em uma frequência também constante ou variável, dependendo da aplicação.

Os inversores são amplamente utilizados em diversos equipamentos eletrônicos, como por exemplo, fontes ininterruptas de energia, acionamento de motores CA, aquecimento por indução, fornecimento de energia CA a partir de baterias e células fotovoltaicas ou combustíveis, entre outros (BOSE, 2001). Existem diversos tipos de estruturas de inversores. A Figura 1.1 apresenta um exemplo de um inversor.



Figura 1.1 – Exemplo de Estrutura de um Inversor de Tensão. Fonte: Ribas (2011, P. 33)¹.

¹ As ilustrações, quadros e tabelas sem indicação de fonte foram compiladas pelo próprio autor.

A estrutura apresentada na Figura 1.1 é conhecida como inversor monofásico em ponte completa. Esse inversor é composto de 4 chaves semicondutoras. Através do controle dessas chaves é possível obter diferentes tipos de ondas na saída, onde é usual o uso de um filtro para eliminar as frequências harmônicas decorrentes do chaveamento.

Quanto à planta de um inversor, existem diversos modelos diferentes disponíveis em literatura, como o modelo com carga resistiva, modelo politópico, modelo com carga chaveada, entre outros (RIBAS, 2011).

O modelo de planta com carga resistiva resulta em um sistema de segunda ordem. Para esse sistema, podem ser escolhidas a corrente no indutor e a tensão no capacitor como variáveis de estado. Segundo (RIBAS, 2011), essa escolha é conveniente pela disponibilidade dessas variáveis, medidas ou estimadas, em sistemas de controle de inversores.

O filtro LC e a carga são considerados como planta e o inversor como atuador. Um exemplo de utilização desse modelo pode ser encontrado em (RECH et al., 2003).

A partir deste modelo e com as variáveis de estado definidas, é possível modelar esse sistema em espaço de estados ou obter sua função de transferência, procedimento necessário para o projeto de controladores. Diversos tipos de controle podem ser utilizados, como a realimentação de estados (OGATA, 2010), onde é possível, por exemplo, realimentar a tensão de saída e projetar um controle para atuar no erro dessa variável.

Neste contexto, esse trabalho propõe o desenvolvimento de um estudo e a implementação de uma plataforma para controle de um conversor de tensão CC-CA, que será realizado através do uso de um controlador digital de sinais. Pretende-se documentar os resultados obtidos, criando-se assim uma plataforma didática e de pesquisa que pode ser utilizada para estudos futuros.

1.2 PROBLEMAS E PREMISSAS

Um dos principais aspectos de um inversor de tensão é a manutenção do sinal de saída dentro dos parâmetros desejados. Um sistema de malha aberta pode não ser capaz de atender esses requisitos, proporcionando, por exemplo, erros em regime permanente e parâmetros de regime transitório fora dos especificados. Além disso, podem ocorrer variações na entrada CC do inversor, o que também pode significar um sinal de saída indesejado. Para contornar essas questões, pode-se utilizar um método de controle no inversor. Isso pode ser realizado de diferentes maneiras, como por exemplo, na entrada ou na saída do inversor.

Diversas técnicas de controle podem ser utilizadas, no entanto, para uma situação específica um tipo de controle pode apresentar um desempenho superior em relação a outro.

Com a tecnologia atual na área digital, além da ampla disponibilidade de controladores digitais no mercado, torna-se atrativa a utilização dos mesmos em relação aos analógicos. Por não existir um tipo de controlador digital que seja unânime entre os projetistas, a escolha do controlador e do método de implementação é outro tema que merece estudos.

Dessa maneira, esse trabalho utiliza de técnicas de implementação digitais para o controle. Outra questão que convém ser citada aqui é a utilização de experimentos práticos, como esse, em disciplinas do curso nas quais essa área de estudo está contida. O desenvolvimento de um trabalho como esse pode servir como base para futuros estudos nessas disciplinas e em projetos de pesquisas.

1.3 OBJETIVOS

1.3.1 Objetivo Geral

Desenvolver uma plataforma para controle digital de inversores de tensão em ponte completa, utilizando a tensão de saída como variável de controle.

1.3.2 Objetivos Específicos

Os objetivos buscados no desenvolvimento do trabalho estão descritos a seguir:

- Realizar um estudo sobre conversores de tensão CC-CA, focando o modelo com carga resistiva;
- Obter os modelos da planta que será utilizada no projeto dos controladores;

- Estudar os métodos de controle de inversores utilizados em literatura já existente;
- Propor um método de controle digital para a planta utilizada, a partir do controlador definido;
- Desenvolver o método de controle proposto e verificar o seu desempenho através de simulações;
- Construir e implementar o protótipo do controlador definido;
- Realizar testes com o protótipo e validar os dados, comparando-os com os resultados obtidos em simulações;
- Documentar os dados obtidos e tirar as devidas conclusões;
- A partir do projeto realizado e dos dados documentados, possibilitar a utilização da plataforma em disciplinas relacionadas à área e também em pesquisas de novos tipos de controle.

1.4 JUSTIFICATIVA

A motivação para a realização desse trabalho pode ser explicada em função tanto do estudo teórico a respeito do tema quanto da implementação do protótipo projetado.

Em relação ao estudo teórico, observa-se que os temas abordados no trabalho (inversores de tensão e controladores digitais) são muito importantes na área de formação do curso, principalmente pelo fato de serem amplamente utilizados em diversas aplicações de interesse e envolverem múltiplas disciplinas.

Além disso, esses tópicos são objetos recorrentes de pesquisas da área, de maneira que a obtenção de conhecimentos relacionados aos mesmos se torna importante.

Quanto a implementação de um protótipo e a obtenção de resultados, observa-se a importância da verificação do funcionamento prático de dispositivos concebidos de acordo com a teoria estudada em sala de aula e em literaturas relacionadas.

Os aspectos teóricos continuam os mesmos, mas alguma coisa que foi desconsiderada pode gerar um comportamento diferente do esperado. A investigação desses pontos acrescenta muito a formação acadêmica e profissional.

Outro ponto importante a ressaltar é que pretende-se criar uma plataforma didática e de pesquisa, o que significa que essa experimentação prática e os resultados decorrentes possam ser utilizados para o desenvolvimento de novos estudos na área.

Abaixo estão citadas algumas disciplinas do curso, entre outras, que estão relacionadas ao desenvolvimento desse trabalho.

- Tópicos Especiais em Controle;
- Sistemas Microcontrolados;
- Sistemas de Controle 2;
- Controle Digital de Conversores Estáticos.

1.5 ESTRUTURA DO TRABALHO

O trabalho está dividido da seguinte maneira:

Capítulo 1: Introdução, proposta de trabalho, objetivos a serem alcançados.

Capítulo 2: Fundamentação teórica, com revisão bibliográfica a respeito do tema abordado.

Capítulo 3: Definição dos parâmetros e projeto do inversor e controlador.

Capítulo 4: Implementação do projeto e do controlador.

Capítulo 5: Discussão dos resultados obtidos (simulações e implementação).

Capítulo 6: Conclusões finais e trabalhos futuros.

2 REVISÃO BIBLIOGRÁFICA

2.1 CONVERSORES CC-CA

Os conversores CC-CA, frequentemente denominados de inversores, possuem como função básica receber em sua entrada uma fonte contínua (de tensão ou corrente) e fornecer em sua saída uma fonte alternada, simétrica, de amplitude e frequência desejadas. Essa fonte alternada pode ter níveis de tensão ou corrente fixos ou variáveis, assim como sua frequência de operação (MARTINS, BARBI, 2008).

As formas de onda na saída dos inversores são normalmente não-senoidais e com alto conteúdo harmônico. Em muitos casos, deseja-se uma forma senoidal e com baixo conteúdo harmônico. Isso pode ser obtido através do uso de dispositivos semicondutores de potência (como, por exemplo, BJTs, MOSFETs, IGBTs e GTOs) aliados ao uso de técnicas específicas de modulação e filtragem.

É possível classificar os conversores CC-CA, dependendo do tipo de fonte alternada que se deseja na saída, nas seguintes categorias: conversores CC-CA de tensão, de corrente, regulados em corrente ou de fase controlada (MARTINS, BARBI, 2008). Além disso, existem os conversores monofásicos e os conversores trifásicos. O foco desse trabalho é no conversor monofásico CC-CA de tensão, que será apresentado a seguir.

2.2 CONVERSORES CC-CA DE TENSÃO

Neste tipo de conversor, a tensão contínua de entrada pode ser proveniente da saída de um retificador conectado à rede elétrica ou de fontes independentes, como um banco de baterias, um conjunto de painéis fotovoltaicos ou qualquer outra fonte de tensão contínua (MARTINS, BARBI, 2008).

Para a obtenção de uma tensão alternada na saída, pode-se variar a tensão CC de entrada, mantendo-se fixo o ganho do inversor. Por outro lado, se a tensão de entrada for fixa e não-controlável, uma tensão variável de saída pode ser obtida pela variação de ganho do inversor (que pode ser definido como a relação entre a tensão de saída CA e a tensão de entrada CC), a qual pode ser realizada através de métodos de controle dentro do inversor (RASHID, 1999).

Existem diferentes tipos de topologias para conversores CC-CA de tensão monofásicos, como por exemplo: conversor em ponte completa, conversor em meia ponte e conversor *Push-Pull*. Neste trabalho, optou-se por utilizar a topologia em ponte completa, descrita a seguir.

2.2.1 Conversor CC-CA Monofásico em Ponte Completa

Este tipo de estrutura consiste em dois braços inversores, como mostrado na Figura 2.1. Cada braço é composto por duas chaves e por diodos de roda-livre. Essa topologia é recomendada para altas potências por apresentar os menores esforços de tensão e corrente nas chaves comandadas (MARTINS, BARBI, 2008).



Figura 2.1 – Conversor CC-CA Monofásico em Ponte Completa.

Em geral, ao utilizar-se um conversor de tensão, deseja-se controlar ou regular a tensão nos terminais de carga. Para isso, podem ser utilizados métodos como o controle da tensão na entrada do inversor ou dentro do inversor.

Atualmente, o método mais eficiente para o controle da tensão nos conversores CC-CA de tensão consiste em incorporar o controle por modulação ou defasagem dentro do circuito inversor (MARTINS, BARBI, 2008). Dessa maneira, optou-se pela utilização desse método neste trabalho, utilizando técnicas de modulação.

O uso das técnicas de modulação e defasagem no circuito inversor é realizado, de uma maneira ampla, pelo ajuste do intervalo de condução das chaves condutoras, em relação ao período de comutação. O termo genérico utilizado para grande parte dessas técnicas é a modulação por largura de pulso (PWM, do inglês *Pulse Width Modulation*).

Entre as técnicas de modulação mais comuns, pode-se citar o controle da tensão por defasagem, modulação por largura de pulsos múltiplos e iguais entre si, modulação por largura de pulsos múltiplos selecionados e modulação por largura de pulso senoidal. Esta última é muito utilizada na indústria e é muito discutida na literatura, e portanto será a técnica abordada nesse trabalho.

Para a topologia em ponte completa, utilizando a modulação por largura de pulso senoidal a dois níveis, existem quatro etapas de operação, descritas a seguir e mostradas na Figura 2.2.

1^a Etapa: As chaves $S_1 \in S_4$ conduzem. A tensão na carga é igual a +*E*.

2^a Etapa: As chaves S_1 e S_4 são bloqueadas, provocando a condução dos diodos D_2 e D_3 . A tensão na carga é igual a -E.

3^a Etapa: As chaves S_2 e S_3 entram em condução. A tensão na carga continua igual a -E.

4^a Etapa: As chaves S_2 e S_3 são bloqueadas, provocando a condução dos diodos D_1 e D_4 . A tensão na carga é igual a -E. No fim dessa etapa, as chaves S_1 e S_4 voltam a conduzir, reiniciando a primeira etapa.



Figura 2.2 – Etapas de Operação do Conversor em Ponte Completa com Modulação por Largura de Pulsos Senoidal a Dois Níveis.

2.2.2 Modulação por Largura de Pulso (PWM) Senoidal

A modulação PWM senoidal consiste basicamente na utilização de uma onda senoidal de referência, denominada onda moduladora, e uma onda triangular, denominada onda portadora. A comparação dessas duas ondas estabelece a duração dos sinais de comando das chaves estáticas controladas do inversor.

A frequência da onda moduladora define a frequência da componente fundamental de tensão de saída, enquanto que a frequência da onda portadora define a frequência de chaveamento das chaves (MARTINS, BARBI, 2008).

Quanto maior a frequência da onda portadora, mais elevadas são as frequências das componentes harmônicas, o que facilita a filtragem. Assim, é desejável que a frequência de chaveamento seja tão alta quanto possível. No entanto, isso tem a desvantagem de aumentar as perdas de chaveamento, além da limitação da máxima frequência das chaves comutadoras.

Em muitas aplicações, a frequência de chaveamento é escolhida superior a 20 kHz, para serem maiores que a frequência audível, de forma que não haja ruídos audíveis (MOHAN, UNDERLAND, ROBINS, 1995), embora também existam casos onde sejam admitidas frequências de chaveamento menores.

A relação entre o valor de pico da onda moduladora (senoidal, V_{sen}) e o valor de pico da onda portadora (triangular, V_{tri}) é definida como o índice de modulação, como mostrado na equação (2.1).

$$M = \frac{V_{sen}}{V_{tri}}$$
(2.1)

Em geral, V_{sen} é variável e V_{tri} mantido constante. Assim, teoricamente, $M \leq 1$, e os parâmetros da tensão de saída (para forma de onda senoidal) podem ser obtidos pelas equações (2.2) e (2.3), onde V_{omax} é a amplitude e V_{oef} o valor eficaz da tensão de saída (MARTINS, BARBI, 2008).

$$V_{o\max} = M.E \tag{2.2}$$

$$V_{oef} = \frac{V_{omax}}{\sqrt{2}}$$
(2.3)

Assim, o parâmetro *M* controla a amplitude e o valor eficaz da componente fundamental da tensão de saída. Portanto, esse parâmetro pode ser ajustado para compensar as variações na tensão de entrada, produzindo uma tensão de saída com amplitude constante, ou também de forma a variar a amplitude da tensão de saída (MARTINS, BARBI, 2008).

Existem dois tipos de modulação PWM senoidal: modulação a dois níveis e modulação a três níveis. Neste trabalho, optou-se por utilizar a modulação a dois níveis, que será apresentada a seguir.

2.2.2.1 Modulação PWM Dois Níveis

Esse tipo de modulação está ilustrado na Figura 2.3. A onda portadora (triangular) é comparada com a onda moduladora (senoidal), de modo que a tensão de saída recebe o valor +*E* quando o valor instantâneo da onda senoidal for maior que o valor instantâneo da onda triangular, e –*E* caso contrário.



Figura 2.3 – Modulação PWM a Dois Níveis.

Para isso, pode-se implementar uma estratégia de comando das chaves estáticas da seguinte maneira (MARTINS, BARBI, 2008):

- Durante o semiciclo positivo da onda moduladora (S₂ e S₃ permanecem bloqueadas): Se V_{sen} > V_{tri}, S₁ e S₄ são colocados em condução e V_o = +E. Se V_{sen} < V_{tri}, S₁ e S₄ são bloqueadas e os diodos D₂ e D₃ entram em condução, com V_o = -E;
- Durante o semiciclo negativo da onda moduladora (S₁ e S₄ permanecem bloqueadas): Se V_{sen} < V_{tri}, S₂ e S₃ são colocados em condução e V_o = -E. Se V_{sen} > V_{tri}, S₂ e S₃ são bloqueadas e os diodos D₁ e D₄ entram em condução, com V_o = +E;

Na implementação dessa estrutura, somente um pulso de comando é necessário para cada par de chave, sendo que para o outro par pode ser utilizado um comando complementar. Em estruturas reais, deve-se tomar cuidado para evitar curto circuito entre as chaves complementares, para isso pode ser utilizado um tempo de retardo (tempo morto) entre os pulsos de comando complementares.

Para diminuição do conteúdo harmônico gerado pelo chaveamento e também para a obtenção de um sinal senoidal nos terminais de carga, um filtro pode ser utilizado na saída do inversor. Esse filtro será discutido a seguir.

2.2.3 Filtros Passa Baixa para Saída do Inversor

Existem diversas topologias que podem ser aplicadas como filtros de saída do inversor. Esse trabalho utilizará o filtro LC passa baixa, mostrado na Figura 2.4. A modulação PWM desloca o espectro harmônico de frequência para valores elevados, fator esse que, aliado a simplicidade e baixo custo de construção do filtro em questão, motiva sua escolha para essa aplicação (MARTINS, BARBI, 2008).



Figura 2.4 – Filtro LC Passa Baixa.

Caso a carga da Figura 2.4 seja puramente resistiva (como será o caso desse trabalho), dada por R, a função de transferência deste circuito, considerando a tensão de saída em relação a tensão de entrada, é dada pela equação (2.4). De (2.4), podem ser retirados os parâmetros ω_0 (frequência angular natural de oscilação) e ζ (fator de amortecimento), dados pelas equações (2.5) e (2.6).

$$\frac{V_o}{Vin} = \frac{1}{s^2 L C + s \frac{L}{R} + 1}$$
(2.4)

$$\omega_0 = \frac{1}{\sqrt{LC}}$$
(2.5)

$$\zeta = \frac{1}{2R} \sqrt{\frac{L}{C}}$$
(2.6)

A partir da frequência angular natural de oscilação é possível obter a frequência de corte do filtro (f_0) , dada pela equação (2.7):

$$f_0 = \frac{1}{2\pi\sqrt{LC}} \tag{2.7}$$

Para a determinação dos valores dos parâmetros L e C a serem utilizados no filtro, alguns critérios podem ser seguidos. Esses critérios levam em conta que a carga seja resistiva pura.

Segundo (MARTINS, BARBI, 2008), o fator de amortecimento deve ser maior que 0,707 para evitar amplificações de harmônicos em baixa frequência. A frequência de corte deve estar posicionada uma década abaixo da frequência de chaveamento, a fim de atenuar os harmônicos de amplitude elevada, e ser pelo menos trinta vezes maior que a frequência da componente fundamental da tensão de saída, para que o deslocamento de fase seja praticamente nulo.

Dessa maneira, definidos os parâmetros ζ e f_0 , as equações (2.8) e (2.9) podem ser utilizadas para obtenção dos parâmetros de capacitância e indutância a serem utilizados no filtro.

$$C = \frac{1}{4\pi\zeta f_0 R} \tag{2.8}$$

$$L = \frac{1}{\left(2\pi f_0\right)^2 C}$$
(2.9)

2.3 SISTEMAS DE CONTROLE DIGITAL

Em aplicações práticas de sistemas de controle, muitas vezes a planta ou objeto a ser controlado envolve sinais de tempo contínuo. Dessa maneira, para a implementação de um controlador digital, são necessárias conversões de sinais entre o tempo contínuo e discreto. A Figura 2.5 mostra um exemplo de um diagrama de bloco de um sistema de controle contendo sinais discretos (amostrados e digitais) e sinais analógicos. Nessa figura, também são mostradas as formas de onda na saída de cada componente do sistema.



Figura 2.5 – Diagrama de Blocos de um Sistema de Controle Digital. Fonte: Ogata (1995, P.22).

A próxima seção aborda os sistemas com controladores digitais.

2.3.1 Sistemas de Controle Digital com Realimentação

Um diagrama de bloco simplificado típico para um sistema de controle digital com realimentação está mostrado na Figura 2.6.



Figura 2.6 – Diagrama de Blocos Simplificado de um Sistema de Controle Digital.

Como mencionado anteriormente, em um sistema onde existem sinais contínuos e sinais discretos, são necessários componentes que façam as conversões entre estes sinais. Estes componentes, que estão mostrados na Figura 2.6, são os blocos A/D (conversor analógico-digital) e D/A (conversor digital-analógico).

A conversão digital-analógica é um processo simples e instantâneo. Tensões devidamente ponderadas são somadas, do bit menos significativo ao mais significativo, para formar a saída analógica. Para implementação desse processo em aplicações práticas, são utilizadas chaves eletrônicas (NISE, 2011).

A conversão analógica-digital é realizada em um processo de dois passos e, ao contrário da conversão digital-analógica, não é instantânea. Primeiramente, o sinal analógico é convertido para um sinal amostrado, e depois para uma sequência de valores binários (o sinal digital). Para que não haja distorção, a taxa de amostragem, segundo o teorema de amostragem de *Nyquist*, deve ser pelo menos o dobro da largura de banda do sinal (NISE, 2011).

Existem diferentes compensadores digitais que podem ser implementados nos sistemas de controle digital. Nas próximas seções, será abordado o compensador que será utilizado neste trabalho.

2.3.2 Compensadores Digitais

O projeto de compensadores digitais pode ser realizado de diferentes maneiras. Nesse trabalho, optou-se pelo projeto do compensador diretamente no tempo discreto, devido ao fato da dinâmica do sistema ser rápida e o período de amostragem ser significativo em relação as constantes de tempo da malha fechada. A seção a seguir apresenta a metodologia para o cálculo do controlador.

2.3.2.1 Controlador PID Digital

Um exemplo de controlador PID no tempo contínuo está mostrado na Figura 2.7 (KUO, 1985). Esse controlador possui três termos, sendo um proporcional, um derivativo e um integral. Para sua implementação, três parâmetros devem ser determinados: K_P (ganho proporcional), K_D (ganho derivativo) e K_I (ganho integral).



Figura 2.7 – Diagrama de Blocos de um Controlador PID no tempo contínuo.

Existem diversas maneiras de implementar e projetar esse controlador digitalmente. Como citado anteriormente, devido a dinâmica rápida do sistema, optou-se por realizar o projeto diretamente no tempo discreto, e a metodologia escolhida foi o método de alocação de pólos.

Considera-se inicialmente a aproximação discreta de um sistema de primeira ou segunda ordem (equação (2.10)), e a função de transferência de um regulador PID discreto (equação (2.11)) (FLAUS, 1994).

$$G(z^{-1}) = \frac{B(z^{-1})}{A(z^{-1})} = \frac{b_1 z^{-1} + b_2 z^{-2}}{1 + a_1 z^{-1} + a_2 z^{-2}}$$
(2.10)

$$C(z) = K_{c} \left(1 + \frac{T_{e}}{T_{i}} \frac{z^{-1}}{1 - z^{-1}} + \frac{N(1 - z^{-1})}{\left(1 - e^{-N\frac{T_{e}}{Td}} z^{-1}\right)} \right)$$
(2.11)

Os parâmetros da equação (2.13) podem ser separados conforme a expressão abaixo:

$$q_{1} = e^{-N\frac{Te}{Td}}, p_{0} = K_{c} \left(1+N\right), p_{1} = K_{c} \left(\frac{T_{e}}{T_{i}} - q_{1} - 1 - 2N\right), p_{2} = K_{c} \left(q_{1} \left(1 - \frac{T_{e}}{T_{i}}\right) + N\right)$$
(2.12)

Dessa maneira, obtém-se a equação (2.13), que é uma maneira diferente de arranjar a equação (2.11).

$$C(z) = \frac{p_0 + p_1 z^{-1} + p_2 z^{-2}}{(1 - z^{-1})(1 - q_1 z^{-1})}$$
(2.13)

A partir dessa expressão, é possível encontrar a equação característica da malha fechada do sistema com o controlador, mostrada abaixo.

$$1 + C(z^{-1})G(z^{-1}) = (1 - z^{-1})(1 - q_1 z^{-1})A(z^{-1}) + (p_0 + p_1 z^{-1} + p_2 z^{-2})B(z^{-1})$$
(2.14)

O polinômio da expressão (2.14) é de ordem 4. Portanto, pode-se especificar um comportamento em malha fechada através de um polinômio de ordem 4, conforme a expressão a seguir.

$$\Delta(z^{-1}) = 1 + \alpha_1 z^{-1} + \alpha_2 z^{-2} + \alpha_3 z^{-3} + \alpha_4 z^{-4}$$
(2.15)

Os coeficientes do regulador PID podem ser encontrados resolvendo o sistema a seguir, da forma Ax = B, a partir da identificação dos coeficientes termo a termo.

$$\begin{bmatrix} b_1 & 0 & 0 & -1 \\ b_2 & b_1 & 0 & (1-a_1) \\ 0 & b_2 & b_1 & (a_1-a_2) \\ 0 & 0 & b_2 & a_2 \end{bmatrix} \begin{bmatrix} p_0 \\ p_1 \\ p_2 \\ q_1 \end{bmatrix} = \begin{bmatrix} \alpha_1 + 1 - a_1 \\ \alpha_2 + a_1 - a_2 \\ \alpha_3 + a_2 \\ \alpha_4 \end{bmatrix}$$
(2.16)

Portanto, escolhendo-se os pólos desejados de malha fechada e resolvendose o sistema da equação (2.16), é possível obter a função de transferência do controlador e a função de transferência de malha fechada. A implementação deste controle será discutida na seção referente a implementação do projeto.

Na próxima seção é apresentado o kit microcontrolador que será utilizado neste trabalho.

2.4 KIT MICROCONTROLADOR LAUNCHPAD TIVA C SERIES TM4C123G

Inicialmente, estava planejada a utilização de um processador DSPIC, no entanto, no decorrer do trabalho, optou-se por utilizar o kit microcontrolador *LaunchPad Tiva C Series* TM4C123G, da *Texas Instruments*.

O motivo dessa mudança é que esse kit pode ser facilmente reposto caso ocorra algum problema, pois pode ser comprado diretamente da loja da fabricante por um preço acessível. Além disso, esse microcontrolador (mostrado na Figura 2.8) é mais moderno, possui maior poder de processamento e apresenta mais recursos em relação à escolha anterior.



Figura 2.8 – Kit Microcontrolador LaunchPad Tiva C Series TM4C123G.

Esse kit apresenta muitas vantagens. O microcontrolador pode ser conectado diretamente à porta USB do computador, por onde a gravação do *firmware* é realizada. Outro aspecto positivo é a existência de uma unidade de ponto flutuante, tornando possível a utilização desse tipo de variável sem que a capacidade de processamento figue comprometida.

A aquisição de sinais pode ser realizada por um dos 12 canais existentes, com resolução de 12 bits. Outra ferramenta disponível é o PWM, com 16 saídas. Um ponto importante desse kit é a existência de PWM's complementares, que podem ser facilmente configurados, facilitando a implementação do tipo de topologia escolhida.

A plataforma de desenvolvimento da fabricante oferece um ambiente completo de depuração, com ferramentas como a visualização em tempo real de variáveis que estão sendo utilizadas, a possibilidade de utilização de *breakpoints*

para verificar o correto funcionamento do circuito, entre outras. Essas ferramentas facilitam muito a implementação do controlador.

Maiores informações sobre a capacidade de processamento deste kit e mais detalhes sobre suas funcionalidades podem ser encontrados na página da fabricante (*Tiva C Series LaunchPad Evaluation Kit*, 2014).

3 PROJETO DO INVERSOR E DO CONTROLADOR

No capítulo 2, foram apresentados os conceitos de inversores, modulação PWM, filtros de saída para o inversor e controladores digitais. Com os estudos realizados, foi possível definir alguns pontos do trabalho, como as topologias e as formas de controle que serão utilizadas. Definiu-se a utilização de um controle no inversor através da modulação PWM senoidal a dois níveis, com um filtro LC passa baixa na sua saída,

Também definiu-se que será implementado um controlador PID digital, usando como variável de controle a tensão de saída. Um diagrama de blocos para o projeto proposto está mostrado na Figura 3.1.



Figura 3.1 – Diagrama de Blocos do Projeto Proposto.

Este capítulo descreve as etapas de projeto do inversor, incluindo o filtro de saída, o circuito de aquisição, as proteções e a escolha dos componentes que serão utilizados. Também é mostrado o projeto do controlador que será utilizado.

3.1 DEFINIÇÃO DOS PARÂMETROS DE PROJETO

Antes de iniciar o projeto do inversor e do controlador, é necessário que alguns parâmetros sejam definidos. Para o cálculo dos valores do capacitor e indutor do filtro de saída, a frequência de chaveamento deve ser estabelecida, sedo que a partir da mesma define-se a frequência de corte do filtro de saída.

Conforme (MARTINS, BARBI, 2008), quanto maior a frequência de chaveamento, mais fácil a filtragem. No entanto, existe a limitação dos componentes reais, como as chaves semicondutoras. Além disso, existem as perdas por comutação do inversor, que também são maiores com o aumento da frequência de chaveamento.

Após uma análise em diversas literaturas e trabalhos semelhantes, optou-se por uma frequência de chaveamento de 30 kHz. A frequência de corte do filtro, portanto, será configurada para 3 kHz.

Os próximos parâmetros a serem definidos são as grandezas elétricas na saída do inversor, ou seja, tensão e potência de saída. Por se tratar de uma plataforma didática e de pesquisa, não serão utilizados valores elevados que possam acarretar riscos.

Inicialmente, estabeleceu-se uma potência de saída de aproximadamente 100 W e uma tensão de pico na saída de 24 V, com a tensão sendo fornecida por fontes reguladas de laboratório. Assim, como carga, projetou-se uma resistência de 3,3 Ω . No entanto, isso implicaria em uma corrente eficaz de aproximadamente 6 A, que é superior a corrente máxima das fontes disponíveis.

Para contornar esse problema, utilizou-se duas fontes não-reguláveis de 12 V, com corrente máxima de 8 A cada, que podem ser ligadas em série, fornecendo 24 V na sua saída. Dessa maneira, foi preciso readequar os valores de projeto. Alterou-se a tensão de pico na saída para 20 V e manteve-se a carga, consumindo aproximadamente 60 W de potência e 4 A de corrente eficaz nos novos valores.

A frequência da onda senoidal de saída escolhida foi de 300 Hz. Como fora citado anteriormente, esse valor deveria ser no mínimo 30 vezes inferior ao valor da

frequência de corte (que é de 3 kHz), para deslocamento de fase nulo. No entanto, embora notou-se a ocorrência de um pequeno deslocamento de fase com o valor escolhido, isso não afetou de forma significativa o funcionamento do sistema.

Ressalta-se que esse valor também pode ser facilmente alterado no decorrer do projeto, para, por exemplo, 60 Hz, que é o valor da rede elétrica. Essa mudança não implicaria significativas alterações no projeto. A Tabela 3.1 apresenta todos os valores definidos.

Parâmetro	Valor	Descrição	_
Ε	24V	Tensão CC de entrada.	
$V_{O \max}$	20V	Valor de pico da tensão CA de saída.	
f	300Hz	Frequência da tensão CA de saída.	
${f}_p$	30kHz	Frequência de chaveamento.	
P_{CARGA}	60W	Potência da carga.	

Tabela 3.1 – Valores Definidos para o Projeto.

3.2 PROJETO DO FILTRO

Para o cálculo dos componentes do filtro de saída (indutor e capacitor), utilizaram-se as equações apresentadas na seção 2.2.3, que serão repetidas abaixo. Com a frequência de corte definida ($f_0 = 3$ kHz, uma década abaixo da frequência de chaveamento), e a escolha do fator de amortecimento unitário ($\zeta = 1$) para uma resposta criticamente amortecida, utiliza-se a equação (3.1) para obter a capacitância.

$$C = \frac{1}{4\pi\zeta f_0 R} = \frac{1}{4 \cdot .\pi \cdot 1 \cdot 3000 \cdot 3, 3} \cong 8\mu F$$
(3.1)

Para se obter essa capacitância calculada, utilizaram-se dois capacitores de 4 μF em paralelo. Com esse valor, é possível calcular a indutância através da expressão (3.2).

$$L = \frac{1}{\left(2\pi f_0\right)^2 C} = \frac{1}{\left(2 \cdot .\pi \cdot 3000\right)^2 \cdot 8 \cdot 10^{-6}} \cong 350 \mu H$$
(3.2)

Dessa forma, produziu-se um indutor com o valor de indutância calculado. Inicialmente, desenvolveu-se um indutor sem entreferro. Após realização de alguns testes, verificou-se que o mesmo estava saturando nos níveis de corrente do circuito, e, portanto, o projeto foi refeito levando-se em conta um entreferro que impedisse esse efeito. Com o acréscimo de um entreferro de mica, corrigiu-se o problema de saturação.

3.3 ESCOLHA DOS COMPONENTES

Os primeiros componentes a serem escolhidos para a montagem do projeto foram as chaves semicondutoras. Em uma primeira abordagem, pensou-se em utilizar os mosfets IRF740. No entanto, após uma minuciosa análise de seus dados técnicos, observou-se que os mesmos apresentam uma resistência de Dreno para a Fonte (R_{DS}) de aproximadamente 0,55 Ω .

Levando-se em conta a potência total (60W) e a carga projetada (3,3 Ω), esse valor de R_{DS} implicaria em uma dissipação de potência relativamente alta nas chaves (aproximadamente 5 W em cada mosfet), que pode ser considerado como uma perda de potência do sistema. Buscou-se, então, uma chave com valores menores de R_{DS}.

O mosfet escolhido foi o IRFZ48N, que, segundo seu *datasheet*, apresenta um R_{DS} máximo de 16 m Ω , diminuindo a dissipação de potência máxima em cada chave para aproximadamente 0,15 W.

O próximo componente a ser escolhido é o *driver* de acionamento das chaves. Esse dispositivo é necessário pois o nível de tensão de saída dos microcontroladores (3,3 V no caso do microcontrolador utilizado) não é suficiente para acionar os mosfets.

O *driver* escolhido foi o IR2104, que já apresenta um tempo morto interno. Esse tempo morto, que também pode ser configurado no *firmware* do controlador, é necessário para evitar que as quatro chaves semicondutoras conduzam ao mesmo tempo, colocando o inversor em curto.

O IR2104 é um *driver* de meia ponte, portanto, é necessário a utilização de um para cada braço. A conexão típica deste dispositivo está apresentada na Figura 3.2, e o cálculo dos valores dos componentes foi feito de acordo com o *datasheet* e folhas técnicas do fabricante.



Figura 3.2 – Circuito Típico para o *Driver* IR2104. Fonte: IR2104 *Datasheet* (2014)

Para a escolha dos demais componentes, é necessário o projeto dos circuitos que serão descritos nas seções a seguir.

3.4 PROJETO DO CIRCUITO DE AQUISIÇÃO DE SINAIS

Como descrito no objetivo do trabalho, será utilizada como variável de controle a tensão de saída do inversor. Para isso, é necessário que esse sinal de tensão seja adquirido e enviado ao controlador para que o erro possa ser calculado.

Como a entrada máxima do microcontrolador é de 3,3 V e o pico da tensão de saída é de 20 V, é necessário um circuito que faça essa adequação do sinal. Para isso, projetou-se um circuito de aquisição baseado em amplificadores operacionais operando em cascata, segundo literatura pertinente (BOYLESTAD, NASHELSKY, 1998).

A primeira etapa do circuito de aquisição é um divisor de tensão, para adequar o sinal aos níveis que podem ser lidos. Nessa etapa, um detalhe importante a ser notado é que a referência do sinal de saída não está conectada à mesma referência do circuito, como pode ser observado na Figura 3.3.



Figura 3.3 – Inversor de Tensão em Ponte Completa.

Portanto, é necessário realizar uma leitura de forma diferencial, colocando os dois pontos de leitura na mesma referência, ou seja, a tensão do nó superior menos a tensão do nó inferior em relação a referência comum. Para isso, projetouse um circuito amplificador diferencial com ganho unitário. Além disso, incluiu-se um circuito seguidor de tensão (*buffer*), para casamento de impedância. A Figura 3.4 apresenta esta etapa.



Figura 3.4 – Divisor de Tensão, Buffer e Amplificador Operacional.

O divisor de tensão foi projetado para que a tensão de saída seja dividida por um fator de 20 vezes. Serão utilizados dois potenciômetros de 20 k Ω , para que os ganhos possam ser regulados. Considerando que a tensão de saída está projetada para excursionar entre os níveis de -20V a +20V, é esperado que, na saída do divisor, existam valores entre -1V e 1V de tensão. Para o amplificador operacional, o equacionamento segue abaixo (de acordo com as tensões mostradas na Figura 3.4).

$$V5 = \left(\frac{20k}{20k+20k}\right) \left(\frac{100k+100k}{100k}\right) V3 - \frac{100k}{100k} V4 = V3 - V4$$
(3.3)

Como o microcontrolador não admite entrada de tensões negativas, é necessário incluir um *offset* (ganho CC) no sinal. Para isso, projetou-se um circuito de *offset*, conforme mostrado na Figura 3.5.



Figura 3.5 – Etapa de Offset e Inversão de Sinal.

O equacionamento da etapa de offset segue abaixo.

$$V6 = -\left(V5 + 3, 3\left(\frac{24k}{48k}\right)\right) = -V5 + 1,65$$
(3.4)

Colocou-se um potenciômetro de 50 k Ω no circuito de *offset*, para que o ganho de possa ser regulado. A tensão de 3.3V será obtida através do regulador de tensão do kit microcontrolador.

Incluiu-se também um capacitor de 100 nF para desacoplamento. Como essa etapa inverte o sinal, incluiu-se uma etapa de ganho unitário inversora de sinal. Dessa forma, tem-se a tensão V7.

$$V7 = -V6 \tag{3.5}$$

Em V7, espera-se que a tensão excursione entre os valores de 0,65V e 2,65V, que estão dentro dos valores permitidos de entrada do amostrador A/D. Para diminuir os ruídos na entrada da porta analógica do controlador, projetou-se um filtro *anti-aliasing*.

Segundo o teorema de *Nyquist*, para que seja possível a reconstrução de um sinal com o mínimo de perdas de informações, a frequência de amostragem deve ser no mínimo o dobro da maior frequência existente no sinal (NISE, 2011).

A frequência de chaveamento escolhida para o projeto foi de 30 kHz, portanto, a frequência de corte do filtro *anti-aliasing* deve estar posicionada no máximo em 15 kHz. Como a frequência do sinal de saída é menor que isso, optouse por posicionar a frequência de corte em 5 kHz. Esse valor pode ser alterado, caso seja observado que o mesmo afete a resposta do sistema de controle. A topologia escolhida para o filtro está mostrada na Figura 3.6.



Figura 3.6 – Filtro RC Anti-Aliasing.

Trata-se de um filtro passivo RC. A equação (3.6) mostra a função de transferência desse filtro.

$$\frac{Vo}{Vin} = \frac{V8}{V7} = \frac{1}{1 + s \cdot Rf \cdot Cf}$$
(3.6)

A frequência de corte, portanto, está mostrada abaixo.

$$f_c = \frac{1}{2\pi \cdot Rf \cdot Cf} \tag{3.7}$$

Escolhendo um valor de 3,3 nF para o capacitor, com a frequência de corte em 5 kHz, é possível calcular o valor do resistor. Obtém-se um valor de aproximadamente 9,6 k Ω . Assim, o resistor comercial escolhido foi de 10 k Ω .

Com essas etapas, o sinal já estaria pronto para ser alimentado na entrada analógica do conversor A/D do controlador. No entanto, para garantir que não entrem sinais fora da escala permitida e proteger o microcontrolador, foi projetado um circuito de proteção com diodos.

Inicialmente, utilizou-se apenas um diodo zener, com tensão de ruptura de 3,3V. O anodo desse diodo foi ligado à referência e o catodo ao ponto de saída do circuito de aquisição (V8). Dessa maneira, teoricamente, é possível grampear a tensão em 3,3V e, caso existam tensões negativas, em -0,7 V.

No entanto, a inclusão desse diodo zener mostrou-se problemática para o circuito, causando mau funcionamento do mesmo. Portanto, no seu lugar, foi projetado um circuito com diodos 1N4148, conforme mostrado na Figura 3.7.



Figura 3.7 – Proteção de Entrada do Microcontrolador.

Com esse circuito de proteção, a tensão no ponto V8 fica grampeada em 4V, caso seja superior à esse valor. Caso a tensão em V8 seja negativa, fica grampeada em -0,7 V.

A tensão de entrada máxima de leitura do conversor A/D do microcontrolador é 3,3 V, mas a tensão de entrada máxima suportada é de até 5 V. Assim, com essa proteção, o kit fica protegido contra eventuais sobretensões no sinal.

O circuito final de aquisição está mostrado na Figura 3.8. O sinal de tensão do ponto V8 será conectado à entrada do microcontrolador para realizar a medida da tensão de saída do inversor.



Figura 3.8 – Circuito Completo de Aquisição de Sinais.

3.5 PROJETO DO CONTROLADOR

Como fora citado nas seções anteriores, o controlador escolhido foi um PID digital, cujos parâmetros são calculados da forma citada na seção 2.3.3.1, pelo método de alocação de pólos. Inicialmente, o modelo matemático da planta que será controlada deve ser obtido.

Analisando o esquemático do inversor, observa-se que sua planta pode ser modelada pela função de transferência do filtro, acrescida do ganho de tensão contínua (V_{CC}). A função de transferência do filtro, já obtida anteriormente, é repetida a seguir.

$$\frac{V_o}{Vin} = \frac{1}{s^2 L C + s \frac{L}{R} + 1}$$
(3.8)

O ganho de tensão V_{CC} é definido como o índice de modulação M multiplicado pela tensão de entrada E, ou seja, é igual ao valor de pico da tensão de

saída. Portanto, é possível modelar o inversor através da seguinte função de transferência:

$$G(s) = \frac{V_{cc}}{s^2 LC + s\frac{L}{R} + 1} = \frac{20}{2,8 \cdot 10^{-9} s^2 + 1,06 \cdot 10^{-4} s + 1}$$
(3.9)

Na equação (3.9), os valores dos componentes já foram incluídos. A próxima etapa é a discretização dessa função de transferência. Para a realização desse cálculo e dos que se seguirão nessa seção, foi utilizado o software computacional *MATLAB*. Desenvolveu-se uma rotina para que todos os parâmetros sejam calculados automaticamente, e suas curvas geradas. O código utilizado está apresentado no APÊNDICE A.

A equação (3.10) apresenta a função de transferência em tempo discreto obtida para o inversor através do método *Zero Order Hold*, já considerando a frequência de amostragem, que é 30 kHz.

$$G(z) = \frac{2,635z+1,729}{z^2-1,065z+0,2829} = \frac{2,635z^{-1}+1,729z^{-2}}{1-1,065z^{-1}+0,2829z^{-2}}$$
(3.10)

Os coeficientes a₁, a₂, b₁ e b₂ (conforme equação (2.10), repetida abaixo) são determinados a partir dessa expressão. Seguindo a metodologia proposta para o cálculo do controlador (apresentada na seção 2.3.3.1), agora é necessário definir a localização dos pólos de malha fechada desejados.

Para isso, partiu-se de dois parâmetros de regime transitório: máximo sobressinal (*overshoot*, M_p) e máximo tempo de acomodação (t_s), os quais estão definidos, respectivamente, pelas equações (3.12) e (3.13), para um sistema de segunda ordem (OGATA, 2010).

$$G(z^{-1}) = \frac{b_1 z^{-1} + b_2 z^{-2}}{1 + a_1 z^{-1} + a_2 z^{-2}}$$
(3.11)

$$M_{p} = e^{-\left(\frac{\zeta}{\sqrt{1-\zeta^{2}}}\right)^{\pi}} \cdot 100\%$$
(3.12)

$$t_s = 4T = \frac{4}{\zeta \cdot \omega_n} \tag{3.13}$$

Em um sistema de segunda ordem, os parâmetros ζ (coeficiente de amortecimento) e ω_n (frequência natural não-amortecida) se relacionam com a localização dos pólos conforme a Figura 3.9, que mostra os eixos real e imaginário.



Figura 3.9 – Relação dos Parâmetros ζ e ω_n com a Localização dos Pólos. Fonte: Adaptado de OGATA (2010, p. 127)

A partir de parâmetros desejados de máximo sobressinal e máximo tempo de acomodação e rearranjando as equações (3.12) e (3.13), é possível calcular os valores de ζ e ω_n , dos quais é possível encontrar a localização desejada para os pólos em malha fechada (como pode ser observado na Figura 3.9). As equações (3.14) e (3.15) apresentam esse rearranjo.

$$\zeta = -\frac{\ln\left(M_{p}\right)}{\sqrt{\pi^{2} + \ln\left(M_{p}^{2}\right)}}$$
(3.14)

$$\omega_n = \frac{4}{\zeta \cdot t_s} \tag{3.15}$$

De acordo com a Figura 3.9, os pólos com as especificações desejadas em malha fechada podem ser encontrados conforme as expressões a seguir.

$$s_1 = -\zeta \cdot \omega_n + \omega_n \sqrt{1 - \zeta^2} \tag{3.16}$$

$$s_2 = -\zeta \cdot \omega_n - \omega_n \sqrt{1 - \zeta^2} \tag{3.17}$$

Como o sistema resultante da malha fechada entre a planta (de 2ª ordem) e o controlador (também de 2ª ordem) será de 4ª ordem, é necessário alocar os outros 2 pólos. Uma estratégia que pode ser utilizada para diminuir a influência desses outros pólos na resposta do sistema é a colocação dos mesmos em uma distância 10 vezes superior aos outros, no eixo real.

A próxima etapa do projeto é o mapeamento dos pólos desejados para o plano *z*. Esse mapeamento pode ser realizado, conforme apresentado na revisão bibliográfica, pela expressão que será repetida abaixo.

$$z = e^{T_s} \tag{3.18}$$

Com a localização dos pólos desejados em malha fechada mapeados no plano *z*, é possível encontrar a equação característica de 4^a ordem do sistema em malha fechada e seus coeficientes, da forma mostrada abaixo.

$$\Delta(z^{-1}) = 1 + \alpha_1 z^{-1} + \alpha_2 z^{-2} + \alpha_3 z^{-3} + \alpha_4 z^{-4}$$
(3.19)

Utilizando esses coeficientes encontrados, além dos coeficientes da função de transferência discreta da planta, é possível resolver a equação da forma *Ax=B* mostrada na equação (2.16) (repetida abaixo) e encontrar os parâmetros do controlador.

$$\begin{bmatrix} b_{1} & 0 & 0 & -1 \\ b_{2} & b_{1} & 0 & (1-a_{1}) \\ 0 & b_{2} & b_{1} & (a_{1}-a_{2}) \\ 0 & 0 & b_{2} & a_{2} \end{bmatrix} \begin{bmatrix} p_{0} \\ p_{1} \\ p_{2} \\ q_{1} \end{bmatrix} = \begin{bmatrix} \alpha_{1}+1-a_{1} \\ \alpha_{2}+a_{1}-a_{2} \\ \alpha_{3}+a_{2} \\ \alpha_{4} \end{bmatrix}$$
(3.20)

Obtendo-se os parâmetros p_0 , p_1 , $p_2 e q_1$, portanto, fica definida a função de transferência do controlador, conforme a expressão (3.21).

$$C(z) = \frac{p_0 + p_1 z^{-1} + p_2 z^{-2}}{(1 - z^{-1})(1 - q_1 z^{-1})}$$
(3.21)

Ressalta-se que todo esse cálculo descrito é realizado automaticamente, com o programa de simulação desenvolvido (APÊNDICE A), a partir da entrada dos parâmetros desejados de sobressinal e tempo de acomodação. Dessa maneira, os parâmetros podem ser facilmente variados e o resultado dos controladores obtidos verificados.

Antes de iniciar os testes com os controladores projetados, testou-se o sistema em malha fechada com ganho unitário. Ao ser aplicado o degrau, observouse que o sistema se tornou instável, mostrando a necessidade de se projetar um controlador.

Diversos controladores obtidos foram realizados, analisando-se as respostas obtidas. Um exemplo de resposta ao degrau está mostrado na Figura 3.10. A função de transferência do controlador que apresentou essa resposta, obtida através dos cálculos realizados, é mostrada na equação (3.22).



Figura 3.10 – Resposta do Sistema em Malha Fechada ao Degrau Unitário.

$$C(z) = \frac{0.7632 - 0.4674z^{-1} + 0.1z^{-2}}{1 - 0.3867z^{-1} - 0.6133}$$
(3.22)

Para esse cálculo, foram estipulados um sobressinal máximo de 30% e um tempo de estabelecimento (*settling time*, na Figura 3.10) máximo de 0,15 µs. É possível perceber que o sistema obtido não atendeu à esses parâmetros.

Um possível motivo para essa diferença é que, durante os cálculos, foram encontradas as localizações de 2 pólos desejados, e os outros 2 alocados distantes para que não exercessem maiores influências na resposta. No entanto, esses pólos não-dominantes podem estar gerando alguma variação na resposta desejada.

Outra explicação possível é que estão sendo alocados os pólos, no entanto, não há como escolher a localização dos zeros. No plano *z*, há a possibilidade de que os zeros estejam exercendo alguma influência sobre a resposta. A Figura 3.11 mostra o mapeamento dos zeros e pólos no plano *z* para sistema em malha fechada com o controlador escolhido, obtido através do MATLAB.



Figura 3.11 – Mapeamento de Pólos e Zeros do Sistema em Malha Fechada com o Controlador Obtido.

Devido à essa diferença nos fatores desejados e obtidos, e após análise de algumas simulações, optou-se pela alocação manual dos 2 pólos não-dominantes diretamente no plano *z*. Dessa maneira, foram obtidas respostas melhores. Para os mesmos parâmetros com os quais foi obtida a resposta da Figura 3.10, e alocando os pólos não-dominantes empiricamente, obteve-se a resposta da Figura 3.12.



Figura 3.12 – Resposta do Sistema em Malha Fechada ao Degrau Unitário com o novo Controlador Obtido.

Observa-se que os parâmetros foram melhorados. O tempo de acomodação desejado foi atingido, no entanto, o sobressinal ainda ficou acima do valor desejado. Diversas respostas diferentes podem ser obtidas alocando-se os pólos, e possivelmente uma que atenda os parâmetros que foram escolhidos.

Ressalta-se que o mais importante nesse momento é ter uma ferramenta de desenvolvimento de controladores para posterior utilização. Portanto, observou-se a necessidade de simular o sistema completo com os controladores projetados.

Para isso, buscou-se um programa que incluísse, além das ferramentas necessárias para simular o controle, também a dinâmica dos componentes que serão utilizados na prática. Toda essa etapa está descrita no capítulo a seguir, bem como são apresentados os resultados obtidos na mesma.

3.6 SIMULAÇÕES

Após uma análise de alguns possíveis *softwares*, optou-se pela utilização do PSIM para realizar as simulações. Essa escolha ocorreu pelo fato de que, além de possuir todos os componentes que serão utilizados, o *software* também permite a implementação de funções de transferência discretas para o controle do circuito.

Primeiramente, buscou-se simular o sistema em malha aberta para observar a resposta. Para isso, foi utilizado um índice de modulação de 80% e uma tensão de entrada de 25,6 V (que foi o valor real medido entre as fontes utilizadas em série). O esquema utilizado na simulação está mostrado na Figura 3.13.



Figura 3.13 – Esquema Utilizado na Simulação do Sistema em Malha Aberta.

Para a simulação em malha fechada, além do circuito utilizado na malha aberta, foi necessário acrescentar o circuito de aquisição, circuito de amostragem e discretização do sinal de tensão de saída, comparação com um sinal senoidal (também amostrado), geração do sinal de erro e cálculo da malha de controle.

Após todas essas etapas, comparou o sinal com a onda triangular na frequência de chaveamento. As Figuras 3.14, 3.15 e 3.16 mostram o esquema utilizado, dividido em 3 figuras devido ao seu tamanho, para melhor entendimento.

Com esse esquema, simularam-se diversos controladores, com o objetivo de encontrar a melhor resposta para implementação. As respostas obtidas são apresentadas na seção de resultados, juntamente com as respostas obtidas com a implementação do protótipo, para serem comparadas.



Figura 3.14 – Esquema de Simulação do Sistema em Malha Fechada (Parte 1).



Figura 3.15 – Esquema de Simulação do Sistema em Malha Fechada (Parte 2).



Figura 3.16 – Esquema de Simulação do Sistema em Malha Fechada (Parte 3).

4 DESENVOLVIMENTO DO PROTÓTIPO E IMPLEMENTAÇÃO

Para a implementação do inversor, realizou-se o projeto do *layout* via *software* computacional *Eagle*. Todos os circuitos (aquisição, *driver*, chaves semicondutoras e filtro de saída) foram projetados em uma placa 20 x 20 cm, na qual também previu-se um sistema de acoplamento para o microcontrolador, evitando assim o uso de cabos para as conexões. O *layout* desenvolvido está mostrado no APÊNDICE B.

Após o projeto do *layout*, realizou-se o desenvolvimento manual da placa de circuito impresso. O resultado obtido está mostrado na Figura 4.1, onde é possível observar as trilhas de cobre projetadas.



Figura 4.1 – Placa de Circuito Impressa Desenvolvida, Vista das Trilhas de Cobre.

A Figura 4.2 mostra a placa desenvolvida, já com os componentes soldados.



Figura 4.2 – Protótipo da Plataforma Desenvolvida (a) sem o Microcontrolador Acoplado; (b) com o Microcontrolador Acoplado.

Para a carga, desenvolveu-se uma placa com 10 resistores de 33 Ω e 10 W cada, em paralelo, fornecendo uma resistência equivalente de 3,3 Ω , conforme a carga projetada. Colocou-se uma chave em 5 desses resistores, para simular um degrau de carga. Dessa maneira, ao desligar-se a chave, a resistência equivalente torna-se 6,6 Ω , diminuindo a carga em 50%.

Adaptou-se a placa de carga em uma fonte de computador, com dissipadores e ventoinha, para resfriamento, conforme mostrado na Figura 4.3.



Figura 4.3 – Circuito da Carga, Adaptado em uma Fonte de Computador. (a) Vista do Interior; (b) Vista do Exterior.

Com isso, o sistema já pode ser testado, restando apenas configurar o *firmware* do microcontrolador. O código em C desenvolvido consistiu em implementar a equação a diferenças do controlador projetado. A sequência de operações realizadas pelo controlador está mostrada na Figura 4.4.



Figura 4.4 – Sequência de Operações Realizadas pelo Microcontrolador.

Como pode ser observado, a interrupção do Timer (configurada para a frequência de amostragem desejada, no caso, de 30 kHz) dispara o conversor A/D para que uma amostragem seja realizada. Quando esse processo é concluído, a interrupção do A/D é iniciada. Dentro dessa rotina, é calculada a tensão de referência, que é comparada com o valor medido para cálculo do erro.

O erro é então submetido à malha de controle. Como o sinal medido é em tensão, é necessário a conversão desse sinal para *duty cycle*, parâmetro que controla o inversor. Após os cálculos realizados, atualiza-se o *duty cycle* dos 2 PWMs (que operam de maneira complementar, conforme explicado anteriormente para o tipo de modulação escolhida).

O *firmware* desenvolvido está mostrado no APÊNDICE C. Os resultados obtidos estão mostrados na seção seguinte.

5 RESULTADOS E ANÁLISES

Com o protótipo desenvolvido, realizaram-se os testes do sistema em malha aberta e malha fechada. Nessa seção, sempre que conveniente, são apresentados paralelamente os resultados obtidos na simulação e com o protótipo, para que as devidas comparações possam ser realizadas.

O primeiro teste realizado foi em malha aberta. A Figura 5.1 mostra a tensão de saída obtida com o protótipo e na simulação.



Figura 5.1 – Resposta em Malha Aberta Obtida (a) com o Protótipo; (b) na Simulação.

Como esperado, utilizando um índice de modulação de 80% (sendo que o sinal de entrada, proveniente das fontes, foi medido em 25,6 V), obteve-se na saída uma tensão de pico com aproximadamente 20 V, mas com um pequeno erro nos testes com o protótipo, que não foi visto na simulação.

A causa mais provável para isso é o tempo morto (gerado internamente nos *drivers*) entre os chaveamentos, que não é levado em conta na simulação, mas é necessário no sistema real para evitar curto circuito entre as chaves complementares.

A Figura 5.2 mostra os PWM's complementares ocorrendo no funcionamento do protótipo, sendo que (b) é a mesma forma de onda de (a), em uma escala de tempo menor, para que seja possível observar o valor do tempo morto (muito próximo aos 520 ns, especificado pelo fabricante).





Figura 5.2 – PWMs complementares mostrando o tempo morto. (a) e (b) são a mesma forma de onda, com escalas de tempo diferentes.

Após verificar o correto funcionamento do protótipo montado, seguiu-se para a implementação em malha fechada. Conforme apresentado no capítulo 5, implementou-se o código em malha fechada com os controladores projetados. Diversos controladores diferentes foram utilizados. Os resultados que serão apresentados a seguir foram obtidos com a malha de controle mostrada abaixo.

$$C(z) = \frac{0,6261 - 0,4437z^{-1} + 0,1067z^{-2}}{1 - 0,4257z^{-1} - 0,5743}$$
(5.1)

A Figura 5.3 mostra as ondas de saída do sistema em malha fechada com o controlador da equação (5.1).



Figura 5.3 – Resposta em Malha Fechada Obtida (a) com o Protótipo; (b) na Simulação.

Como se pode observar, a onda obtida com o protótipo se mostrou muito parecida com a obtida na simulação, e de acordo com o projeto realizado, comprovando o funcionamento dos circuitos projetados e do *firmware* utilizado para implementar o controlador.

Para verificar a ação do controle em regime transitório, analisou-se a resposta do sistema ao ser alterada a carga de 50% para 100%. Isso foi realizado através de uma chave, como explicado anteriormente.

Para poder capturar o momento que isso acontece, utilizou-se um osciloscópio de canais isolados, com o gatilho sendo colocado entre os terminais dos resistores que entram em condução com o acionamento da chave. A resposta transitória está mostrada na Figura 5.4, para o sistema em malha aberta e malha fechada.





Observou-se uma diferença muito pequena nas respostas em malha fechada e em malha aberta. Ressalta-se que nesse transitório também existe o *bouncing* (repique) da chave, tornando a visualização da ação de controle mais difícil.

Para observar uma ação de controle maior, é necessário uma mudança de carga sem a utilização de chaves mecânicas sujeitas a *bouncing*, e também um degrau maior de carga. Um novo teste foi realizado utilizando um relé como chave para mudança de carga. Os resultados obtidos estão na Figura 5.5.



Figura 5.5 – Resposta Transitória ao ser Variada a Carga de 50% para 100% (a) em Malha Aberta; (b) em Malha Fechada. Canal 1 (onda amarela): Tensão de Saída. Canal 2 (onda roxa): Tensão na Bobina do Relé.

Com o uso de um relé, a resposta transitória fica mais clara. No entanto, ainda não foi observada uma diferença muito grande entre o funcionamento em malha aberta ou fechada. Para uma melhor análise da ação de controle, em estudos futuros, sugere-se um degrau maior de carga.

O próximo teste realizado foi o de aumento da tensão de entrada. Como havia a disponibilidade de duas fontes de 12 V, mudou-se a referência do valor de pico da tensão de saída para 10 V (e um novo controlador foi calculado para essa referência). Assim, primeiro ligou-se o sistema com apenas uma fonte, para em seguida ser conectada a segunda fonte. O gatilho utilizado foi a variação da tensão de entrada. A Figura 5.6 mostra o resultado obtido.



Figura 5.6 – Resposta do Sistema ao ser Variada a Tensão de Entrada, para uma Referência de 10 V de Tensão de Pico na Saída (a) em Malha Aberta; (b) em Malha Fechada.

A ação de controle pode ser observada claramente na Figura 5.6. Aumentou-se a tensão de entrada para aproximadamente 25,6 V e verificou-se a tensão de saída. Em malha aberta, como esperado, a tensão de saída aumentou proporcionalmente ao valor da tensão de entrada. Em malha fechada, o controlador manteve a tensão de saída próxima ao valor de referência, com um pequeno erro.

Um motivo possível para esse erro é, novamente, a imprecisão do circuito de aquisição. No entanto, como também foi verificado esse erro na simulação, há a possibilidade de que o controlador PID utilizado não esteja sendo capaz de anular o erro. Para estudos futuros, outros tipos de controle podem ser projetados para verificar sua resposta e comparar com a obtida.

A Figura 5.7 mostra a modulação PWM a dois níveis ocorrendo, na simulação e a Figura 5.8 mostra as mesmas curvas obtidas com o protótipo. Observa-se claramente a modulação ocorrendo, sendo que o valor de tensão 0 V corresponde à uma razão cíclica de 50%. Quando a razão cíclica é superior a 50%, ocorrem os valores positivos da tensão de saída, e quando a mesma é inferior a 50%, ocorrem os valores negativos.



Figura 5.8 – Modulação PWM a Dois Níveis, ondas obtidas com o protótipo.

Nos diversos testes realizados, notou-se um certo nível de ruído. Embora não tenha impedido o funcionamento do circuito, esse ruído pode ter diminuído o desempenho do controlador, e foram observadas algumas deformações ocasionais decorrentes disso. O filtro *anti-aliasing* diminuiu consideravelmente o ruído no sinal de saída do circuito de aquisição, como pode ser observado na Figura 5.9, embora ainda exista um certo nível.



Figura 5.9 – Sinal na saída do circuito de aquisição antes do filtro A.A. (onda inferior) e após o filtro A.A. (onda superior).

Na implementação do controlador, a aquisição do sinal foi realizada no início do chaveamento. Isso também pode ter influenciado e sugere-se para estudos futuros o desenvolvimento de um controle onde a amostragem seja realizada longe do chaveamento, para evitar os próprios ruídos que decorrentes da atuação das chaves.

6 CONCLUSÕES

Após os testes realizados e a verificação do funcionamento do protótipo implementado com o controle projetado, pode-se afirmar que o objetivo do trabalho proposto foi alcançado. A plataforma desenvolvida mostrou-se viável pois, além de ter funcionado de acordo com o projetado, pode receber novos tipos de controles e, com algumas alterações, mesmo diferentes parâmetros de projeto.

Encontraram-se algumas dificuldades durante o desenvolvimento do trabalho, o que pode ser considerado normal pelo fato de ser um projeto multidisciplinar e com muitos detalhes. A principal dificuldade que pode ser citada foi na aquisição do sinal para entrada no microcontrolador.

Notou-se um certo nível de ruído na saída do circuito de aquisição, corrigido em parte com o uso do filtro *anti-aliasing*. Ainda assim, observaram-se algumas anomalias na curva de saída, devido a esses ruídos. O projeto de um filtro digital poderia melhorar a aquisição desse sinal, no entanto não houve tempo hábil para realizar tal alteração, ficando como sugestão para estudos futuros.

Com a documentação dos projetos realizados e resultados obtidos, deu-se atenção especial ao nível de detalhamento na descrição do trabalho. Como citado nos objetivos, pretende-se possibilitar que trabalhos futuros sejam desenvolvidos utilizando esse como base. Para isso, diversas opções podem ser exploradas. Algumas são citadas a seguir.

Novos tipos de controle podem ser desenvolvidos e testados na plataforma, para verificar o que se comporta melhor para determinados casos. Além disso, outras variáveis podem ser monitoradas, como por exemplo a corrente de saída. Para isso seria necessário o projeto do sensor e um novo circuito de aquisição.

Mais testes da resposta transitória também podem ser realizados, utilizando diferentes tipos de perturbações. Esses estudos podem mostrar com mais detalhes a resposta de cada controlador para cada perturbação e apontar qual controle é mais adequado para cada situação que pode ser encontrada em aplicações reais.

Outro ponto que pode ser investigado em trabalhos futuros é o uso de cargas não-lineares, que certamente alteram o comportamento do controlador. A plataforma inclui terminais de conexão, onde outros tipos de carga podem ser conectados diretamente. Esse comportamento não-linear pode requerer alguns tipos de controle específicos.

REFERÊNCIAS BIBLIOGRÁFICAS

BOSE, Bimal K. **Modern Power Electronics and AC Drivers**. New Jersey Prentice Hall, 2001.

BOYLESTAD, Robert; NASHELSKY, Louis. *Electronic Devices and Circuit Theory*. 7 Ed. Upper Saddle River: Prentice-Hall, 1998.

FLAUS, Jean-Marie. La Régulation Industrielle: Régulateurs PID, Prédictifs Et Flous (French Edition). Hermes Sciences Publicat, 1994.

International Rectifier. IR2104 Datasheet. El Segundo, California. 14p.

KUO, Benjamin C. **Sistemas de Controle Automático**. 4. Ed. Rio de Janeiro: Prentice-Hall do Brasil, 1985.

MARTINS, Denizar Cruz; BARBI, Ivo. Introdução ao Estudo dos Conversores CC-CA. 2. Ed. Rev. Florianópolis: Ed. dos Autores, 2008.

MOHAN, Ned; UNDERLAND, Tore M.; ROBINS, William P. **Power Electronics:** converters, applications and design. 2. Ed. John Wiley and Sons, 1995.

NISE, Norman S. Control Systems Engineering. 6. Ed. John Wiley and Sons, 2011.

OGATA, Katsuhiko. **Discrete-Time Control Systems**. 2 Ed. Englewood Cliffs: Prentice-Hall, 1995.

OGATA, Katsuhiko. **Engenharia de Controle Moderno**. 5. ed. São Paulo: Pearson Prentice Hall, 2010.

RASHID, Muhammad M. Eletrônica de Potência: circuitos, dispositivos e aplicações. São Paulo: Makron Books, 1999.

RECH, C.; PINHEIRO, H.; GRÜNDLING, H. A.; HEY, H. L.; PINHEIRO, J. R. Comparison of digital control techniques with repetitive integral action for low cost PWM inverters. **IEEE Transactions on Power Electronics**, 18(1):401-410, January 2003.

RIBAS, Samuel P. Um Controle Ótimo Aplicado A Fontes Ininterruptas De Energia: Projeto, Validação Experimental E Análise De Desempenho. 2011. 127
F. Dissertação (Mestrado em Engenharia Elétrica) - Centro De Tecnologia, Universidade Federal de Santa Maria, Santa Maria 2011.

Tiva[™] C Series LaunchPad Evaluation Kit. Disponível em: http://www.ti.com/tool/ek-tm4c123gxl Acesso em: 09 jan. 2014.

APÊNDICE A – Programa em MATLAB para o projeto do controlador.

```
*****
clear:
clc;
close all;
88888 CÁLCULO DOS COMPONENTES DO FILTRO 88888
zeta = 1; %%% fator de amortecimento do filtro
f0 = 3000; %%% frequência de corte do filtro em Hz
R = 3.3; %%% Carga
C = 1/(4*R*zeta*pi*f0) %%% Capacitor do filtro
C1 = 8e-6 %%% Valor comercial escolhido
L = 1/(C1*4*(pi^2)*(f0^2)) %%% Indutor do filtro
L1 = 0.35e-3;
 %%%%% OBTENÇÃO DA FUNÇÃO DE TRANSFERÊNCIA EM s E z %%%%%
Ta=1/30000; %%% Período de amostragem
num = [20]; %%% Ganho do inversor (Vcc * M) (M: índice de modulação, Vtri /
Vsen)
den = [(L1*C1) (L1/R) 1]; %%% Função de transferência do filtro
G S=tf(num, den) %%% Criação da f.t.
G Z=c2d(G S,Ta) %%% Discretização (ZOH) da f.t.
G Z.variable='z^-1' %%% F.T. discreta em função de z^(-1)
G Znum=cell2mat(G Z.num); %%% Conversão do numerador da f.t. em célula
G Zden=cell2mat(G Z.den); %%% Conversão do denominador da f.t. em célula
b1=G Znum(2) %%% Separação dos coeficientes
b2=G Znum(3) 응응응 ||
a1=G Zden(2) %%% ||
a2=G Zden(3) %%% ||
 %%%%% CÁLCULO DOS PÓLOS DESEJADOS %%%%%
OV des=0.3 %%% Máximo overshoot desejado
ts des=0.15e-3 %%% Máximo tempo de estabelecimento desejado
Zeta des=-(log(OV des))/(sqrt((pi^2)+((log(OV des)^2)))) %%% Cálculo de
Zeta
wn des=4/(Zeta des*ts des) %%% Cálculo da frequência natural
%%%CÁLCULO DOS PÓLOS DOMINANTES EM M.F COM OS PARÂMETROS DESEJADOS%%%
aa(1) =- (Zeta des*wn des) + (wn des*sqrt(1-(Zeta des^2)))*j;
aa(2)=-(Zeta des*wn des)-(wn des*sqrt(1-(Zeta des^2)))*j;
aa(3)=-(Zeta_des*wn_des)*10+(wn_des*sqrt(1-(Zeta_des^2)))*j; %%% Colocação
dos outros pólos 10 x menores que os dominantes
aa(4)=-(Zeta des*wn des)*10-(wn des*sqrt(1-(Zeta des^2)))*j %%% Colocação
dos outros pólos 10 x menores que os dominantes
```

```
aal=length(aa); %%% Determina o tamanho do vetor aa
 for k=1:aal
   aax(k)=exp(aa(k)*Ta); %%% Mapeamento dos pólos de s em z (z = e^sT)
end
aax(3) = 0.2 + 0.3i; %%% Alocação manual do 3° pólo no plano z
aax(4) = 0.2 - 0.3i; %%% Alocação manual do 4° pólo no plano z
aaxC=poly(aax) %%% Equação característica da F.T.M.F desejada
alphal=aaxC(2) %%% Separação dos coeficientes em alfa 1,2,3 e 4
alpha2=aaxC(3) %%% ||
alpha3=aaxC(4) %%% ||
alpha4=aaxC(5) %%% ||
88888 CÁLCULO DOS PARÂMETROS DO CONTROLADOR 88888
A=[b1 0 0 -1;b2 b1 0 (1-a1);0 b2 b1 (a1-a2);0 0 b2 a2] %%% Matriz A
B=[alpha1+1-a1;alpha2+a1-a2;alpha3+a2;alpha4] %%% Matriz B
x=A\B %%% solução de Ax=B
p0=x(1) %%% separação dos coeficientes do controlador
p1=x(2) %%% ||
p2=x(3) %%% ||
q1=x(4) %%% ||
C Znum=[p0 p1 p2] %%% Numerador da F.T. do controlador
C Zden=[1 -(q1+1) q1] %%% Denominador da F.T. do controlador
C Z1=tf(C Znum,C Zden,Ta) %%% F.T. do controlador
C_Z2=tf(C_Znum,C_Zden,Ta,'variable','z^-1') %%% C(Z) em função de z^(-1)
%%%%% RESPOSTA DO SISTEMA AO DEGRAU %%%%%
G Z.variable='z'; %%% Volta a F.T G(Z) para variável Z
NS=feedback((G Z*C Z1),1) %%% Sistema em M.F com o controlador
figure('Name','Sistema Discreto M.F. Compensado -
Degrau', 'Numbertitle', 'off') %%%
step(NS) %%% Degrau no sistema discreto
```



APÊNDICE B – Layout do protótipo desenvolvido

APÊNDICE C – Firmware de controle desenvolvido para o microcontrolador

```
int
main(void)
{
      volatile int i=0;
      volatile int j = 0;
      //Clock do processador em 80MHz
      ROM_SysCtlClockSet(SYSCTL_SYSDIV_2_5 | SYSCTL_USE_PLL | SYSCTL_XTAL_16MHZ |
SYSCTL_OSC_MAIN);
    // Cria as Threads do Controlador
    if(ControllerTaskInit(true) != 0)
    {
        while(1){
        }
    }
    // Start the scheduler. This should not return.
    vTaskStartScheduler();
    // In case the scheduler returns for some reason, print an error and loop
    // forever.
    while(1){
    }
}
#ifndef M PI
#define M_PI 3.14159265358979323846F
#endif
const uint32_t gPWMFrequency = 30000; // Frequência de chaveamento e amostragem
// Referências e fundos de escala
float Vo_Ref = 20;
float Ad In Max;
float Ad_In_Min;
float Ad Ajust Max;
float Ad_Ajust_Min;
// Valores de tensões
float VRef;
float Vo;
// Numeradores e denominadores de C(Z^-1)
const float num1 = 1.2523; // z^0
const float num2 = -0.8874; // z^(-1)
const float num3 = 0.2134; // z^(-2)
const float den1 = 1; // z^0
const float den2 = -0.4257; // z^(-1)
const float den3 = -0.5743; // z^(-2)
// Declaração de u(k) e e(k)
float u_k=0; //u(k)
float u_k_1=0; //u(k-1)
float u_k_2=0; //u(k-2)
float e_k=0; //e(k)
float e_k_1=0; //e(k-1)
float e_k_2=0; //e(k-2)
```

```
//configura o ADC do TM4C123
void ADCInit(void) {
      // Habilita o TIMER2
      ROM SysCtlPeripheralEnable (SYSCTL PERIPH TIMER2);
      // Habilita o ADC0
      ROM SysCtlPeripheralEnable (SYSCTL PERIPH ADC0);
      //Configura o TIMER2 para servir de Trigger para o AD0
      TimerConfigure(TIMER2 BASE, (TIMER CFG A PERIODIC));
      //Configura a frequência de amostragem: Clock do CPU (80x10^6) / Frequência
desejada (30x10^3) = 2666.6667
      TimerLoadSet(TIMER2_BASE, TIMER_A,(int32_t) (configCPU_CLOCK_HZ /
gPWMFrequency));
      //Configura o timer para triggar o ADC
      TimerControlTrigger(TIMER2 BASE, TIMER A, true);
      //Configura o AD para ser "triggado" pelo timer
      ADCSequenceConfigure(ADC0_BASE, 3, ADC_TRIGGER_TIMER, 3);
      //Configura o AD com o sequenciador 3 (retira apenas uma amostra) e habilita
interrupção do AD
      ADCSequenceStepConfigure(ADC0 BASE, 3, 0, ADC CTL IE | ADC CTL CH10 |
ADC CTL END);
      //Limpa a flag de interrupção do AD
      ADCIntClear(ADC0_BASE, 3);
      //Grava a rotina de interrupção do AD na função ADCConversionDone
      ADCIntRegister(ADC0_BASE, 3, &ADCConversionDone);
      //Habilita o AD0
      ADCIntEnable(ADC0 BASE, 3);
      //Habilita o sequenciador 3 do AD0
      ADCSequenceEnable(ADC0_BASE, 3);
      // Habilita o timer A que servirá de trigger para o AD
      TimerEnable(TIMER2_BASE, TIMER_A);
}
//Outras variáveis
float k2=0; //flag para atualização da tensão de referência
uint32_t DutyCycle; //Variável para atualizado do Duty Cycle
uint32 t ui32Value[1]; //Variável onde será gravada a leitura do AD
void ADCConversionDone2()
{
      //Limpa a flag de interrupção do AD
      ADCIntClear(ADC0_BASE, 3);
      //Escreve o valor lido no AD no buffer ui32Value
      ADCSequenceDataGet(ADC0_BASE, 3, ui32Value);
      //DutyCycle=1333+(1080*sinf(k2)); //Modulação PWM em malha aberta
      //Tensão de referência
      VRef = 10*sinf(k2);
      //Flag para variação da tensão de referência
      //(frequência de chaveamento / 100 ptos) = 300 Hz de frequência de saída
      k2=k2+((2*M PI)/100);
      if(k2 >= (2*M_PI)) {
            k2=0;
      }
      //Ajuste dos valores lidos no AD para tensões de 20 a -20 V (Ref)
      Vo = (((2*Vo_Ref)*(ui32Value[0] - Ad_Ajust_Min)) / (Ad_Ajust_Max -
Ad_Ajust_Min)) - Vo_Ref;
      //Valor de erro
```

```
e_k = VRef - Vo;
             //Malha de controle u(k) - Equação a diferenças
             u_k = (num1 * e_k) + (num2 * e_k_1) + (num3 * e_k_2) - (den2 * u_k_1) - 
(den3 * u k 2);
             //Atualização dos valores de u(k-1), u(k-2), e(k-1) = e(k-2)
             e_k_2 = e_k_1;
             e_k_1 = e_k;
             u_k_2 = u_k_1;
             u k 1 = u k;
             //Equação da conversão do erro de tensão em duty cycle (50% do Duty Cycle +
30% do Duty Cycle x u_k / 25)
             //Duty Cycle total = 80x10^6 / 30x10^3 = 2666.66667
             DutyCycle = 1333.333 + (u_k * 32) ;
             //Limita o Duty Cycle em 95%
             if(DutyCycle > (2533)) {
                          DutyCycle=2533;
             }
             //Limita o Duty Cycle em 5%
             if(DutyCycle < (133)) {
                          DutyCycle=133;
             }
             //Atualiza o Duty Cycle do PWM
             PWMPulseWidthSet(PWM0_BASE, PWM_OUT_0, DutyCycle);
             PWMPulseWidthSet(PWM0_BASE, PWM_OUT_1, DutyCycle);
             //Volta a outra rotina de interrupção quando o jumper é retirado,
             //voltando o Duty Cycle para 50% e zerando os valores de e(k) e u(k)
             if(ui32Value[0] <= 400) {
                          ADCIntRegister(ADC0_BASE, 3, &ADCConversionDone);
                          PWMPulseWidthSet(PWM0_BASE, PWM_OUT_0, 1333);
                          PWMPulseWidthSet(PWM0_BASE, PWM_OUT_1, 1333);
                          k2 = 0;
                          u_k_1 = 0;
                          u_k_2 = 0;
                          e_k_1 = 0;
                          e_k_2 = 0;
             }
}
//Interrupção do AD sem o jumper de entrada do AD (entrada do AD flutuante)
void ADCConversionDone()
{
             //Limpa a flag do AD
             ADCIntClear(ADC0_BASE, 3);
             //Nível alto no pino 3 (porta B). Teste de funcionamento da interrupção
             GPIOPinWrite(GPIO_PORTB_BASE, GPIO_PIN_3, 0xFF);
             //Escreve o valor lido no AD no buffer ui32Value
             ADCSequenceDataGet(ADC0_BASE, 3, ui32Value);
             //Grava uma nova rotina de interrupção do AD quando le um valor mínimo
             //na entrada do AD, ou seja, quando o jumper é ligado
             if(ui32Value[0] >= 1900) {
                          ADCIntRegister(ADC0 BASE, 3, &ADCConversionDone2);
             }
             //Nível baixo no pino 3 da porta B. Teste de funcionamento da interrupção
             GPIOPinWrite(GPIO_PORTB_BASE, GPIO_PIN_3, 0x00);
}
//Configura o PWM
void PWMInit() {
             //Habilita a porta de pinos B
```

```
ROM_SysCtlPeripheralEnable (SYSCTL_PERIPH_GPIOB);
      // Configura os pinos 6 e 7 para PWM
      ROM_GPIOPinConfigure (GPIO_PB6_M0PWM0);
      ROM GPIOPinConfigure (GPIO PB7 M0PWM1);
      ROM GPIOPinTypePWM (GPIO PORTB BASE, GPIO PIN 6);
      ROM_GPIOPinTypePWM (GPIO_PORTB_BASE, GPIO_PIN_7);
      //Habilita os PWM's 0 e 1 (portas 6 e 7)
      ROM_SysCtlPeripheralEnable (SYSCTL_PERIPH_PWM0);
      ROM SysCtlPeripheralEnable (SYSCTL PERIPH PWM1);
      //Configura o PWM
      PWMGenConfigure(PWM0_BASE, PWM_GEN_0, PWM_GEN MODE DOWN |
PWM_GEN_MODE_NO_SYNC | PWM_GEN_MODE_DBG_RUN);
      //Configura o período
      PWMGenPeriodSet(PWM0_BASE, PWM_GEN_0, configCPU_CLOCK_HZ / gPWMFrequency);
      //Configura a largura do pulso inicial (50%)
      PWMPulseWidthSet(PWM0_BASE, PWM_OUT_0, 1333);
      PWMPulseWidthSet(PWM0_BASE, PWM_OUT_1, 1333);
      //Habilita interrupções no processador
      IntMasterEnable();
      //Habilita o PWM
      PWMGenEnable(PWM0 BASE, PWM GEN 0);
      //Habilita as saídas 0 e 1 do PWM
      PWMOutputState(PWM0_BASE, (PWM_OUT_0_BIT | PWM_OUT_1_BIT), true);
      //Inverte a saída 1 do PWM
      PWMOutputInvert(PWM0_BASE, PWM_OUT_1_BIT, true);
      //Habilita a porta F
      ROM SysCtlPeripheralEnable (SYSCTL PERIPH GPIOF);
      //Configura os pinos 0 e 1 da porta F para saída
      GPIOPinTypeGPIOOutput(GPIO_PORTF_BASE, GPIO_PIN_1);
      GPIOPinTypeGPIOOutput(GPIO_PORTF_BASE, GPIO_PIN_4);
      //Configura os pinos 0 e 1 da porta F para nível alto
      GPIOPinWrite(GPI0_PORTF_BASE, GPI0_PIN_1, 0xFF);
      GPIOPinWrite(GPIO PORTF BASE, GPIO PIN 4, 0xFF);
}
11
// Inicializa a task do controlador
11
uint32_t ControllerTaskInit(bool FuzzyController) {
      // Escala de valores para entrada do AD
      Ad_In_Max = (Vo_Ref / Vo_Ref) + 1.65; // Valor no AD quando Vo = +Ref
      Ad_In_Min = (-Vo_Ref / Vo_Ref) + 1.65; // Valor no AD quando Vo = -Ref
      Ad_Ajust_Max = (Ad_In_Max * 4096) / 3.3;
      Ad_Ajust_Min = (Ad_In_Min * 4096) / 3.3;
      //Inicializa o PWM0
      PWMInit();
      //Inicializa a porta B
      ROM SysCtlPeripheralEnable (SYSCTL PERIPH GPIOB);
      GPIOPinTypeGPIOOutput(GPIO PORTB BASE, GPIO PIN 3 | GPIO PIN 2);
   GPIOPinTypeADC(GPI0_PORTB_BASE, GPI0_PIN_4);
      //Inicializa o AD
      ADCInit();
```